TI-13800 JP.3

# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63310046 A

(43) Date of publication of application: 19 . 12 . 88

(51) Int. CI

G06F 12/16

(21) Application number: 62146622

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 11 . 06 . 87

(72) Inventor:

MAENO HIDESHI


### (54) TEST AUXILIARY CIRCUIT

#### (57) Abstract:

PURPOSE: To reduce serial shift operation required to read out response data of a circuit to be tested by latching data at an input terminal to a latch circuit only when the data at a parallel input terminal differs from expected value data.

CONSTITUTION: If data at a parallel input terminal 10 differs from expected value data stored in a latch circuit 1b, an output of an Ex NOR circuit 19 goes to a L level. When a negative clock is given to a test clock terminal 22, a positive clock is given to an output of a NOR circuit 20. When no clock is given to a clock terminal 5 in this case, the positive clock is fed to an enable terminal of a latch circuit 1a and the data at the input terminal 10 is latched in the latch circuit 1a. Since the serial shift operation is only implemented at the end of the expected value of consecutive 0s or 1s, the serial shift operation in testing the circuit to be tested is reduced.

COPYRIGHT: (C)1988, JPO& Japio



# 19日本国特許庁(JP)

10 特許出頭公開

# <sup>®</sup> 公開特許公報(A) 昭63-310046

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和63年(1988)12月19日

G 06 F 12/16

330

A-7737-5B

0 200 (200) (1000) (2) ] [ 5]

審査請求 未請求 発明の数 1 (全8頁)

**8**発明の名称 テスト補助回路

②特 頭 昭62-146622

**20**出 額 昭62(1987)6月11日

母 明 者 前 野

秀 史

兵庫県伊丹市瑞原4丁目1番地 三菱電袋株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代 理 人 弁理士 早瀬 憲一

#### 明 粗 存

1. 発明の名称

テスト補助回路

2.特許請求の範囲

(1) 複数のスキャンレジスタを直列に接続して スキャンパスを構成してなるテスト補助回路にお いて、

上配スキャンレジスタが、・

期待値データの保持を行なう第1のラッチ回路 と、

パラレル入力を行なう第2のラッチ回路と、

パラレル人力端子のデータが上記第1のラッチ 凹路に保持された期待値データと異なる時に上記 第2のラッチ回路に入力データをラッチさせるラ ッチイネーブル手段とを備えたものであることを 特徴とするテスト補助回路。

四 上記スキャンレジスタのパラレル入力増子はRAMのデータ出力増子に接続されたことを特徴とする特許請求の範囲第1項記載のテスト補助 国路。 四 上記ラッチ回路はレシオ型ラッチ回路であることを特徴とする特許請求の範囲第1項記載のテスト補助回路。

3.発明の詳細な疑明

〔農業上の利用分野〕

この発明は半導体装置のテストを容易化するテ. スト補助回路に関するものである。

〔従来の技術〕

従来の技術を説明するためにまず従来のスキャンパスを構成するスキャンレジスタを第 6 図及び第 7 図を用いて説明する。

第6 図は2相クロックで動作する従来のスキャンレジスタを示す図であり、図において1 a. 1 b はラッチ回路、2 はラッチ回路の入力協子、3 はラッチ回路の出力端子、4 はラッチ回路の出力端子、7 はカッチ回路の出力端子、9 はシリアル入力協子、10 はパラレル人力協子、11 はパラレル人力協子、12 はシリアル出力論子である。

第6図において、セレクタ制御端子8を制御す

以上のように、クロック端子 5. 6 に 2 相のクロックを与えることにより入力データを出力端子に伝えることができ 1 ピットのシフト動作を行なえる。

第7図は、第6図と同等の機能をMOS回路で 実現した例を示す図であり、図において1 c, 1 はNOT回路2個で構成されたレシオ型ラッチ 回路、13はNチャネルトランジスタ、5 a はパ ラレル入力クロック端子、5 b はシリアル入力クロック端子であり、その他の符号は第6図と同一 又は相当する部分を示す。

従来のスキャンパスを第8図及び第9図を用いて説明する。

第8回において14は第6回と同様のスキャンレジスタを示し、その他の符号は第6回と同一又は相当する部分を示す。第8回ではロ個のスキャンレジスタが直列に(シリアル出力増子が隣接するスキャンレジスタのシリアル入力増子に)接続されているものを示している。回においてクロック進子5.6及びセレクタ制御増子8は各スキャンレジスタ14に対して共通に接続されている。

セレクタ端子 8 を制御し、スキャンレジスタ14の入力をシリアル入力端子側にし、クロック箱子 5.6に2相クロックを与えればシリアルシフト動作を行なう事ができる。また、セレクタ端子 8 を制御し、スキャンレジスタ14の入力はアーレル入力端子側にし、クロック端子 5.6に2相クロックを与えればパラレルシフト動作を行なう事ができる。

通常、パラレル入力端子 1 0 及びパラレル出力 端子 1 1 には被テスト回路が接続されており、シ

以上のように、クロック端子5a, 6又は5b, 6に2相のクロックを与える事により入力データを出力端子に伝える事ができ1ビットのシフト動作を行なえる。

第6 図や第7 図に示したスキャンレジスタは 1 段以上直列に接続されスキャンパスを構成し、テスト補助回路として利用されている。

第9回は第7回と同様のスキャンレジスタを用いた場合のスキャンパス回路を示す図であり、同様の効果があるのでテスト補助回路として用いられている。図中15は第7回と同様のスキャンレジスタを示す。

第10回は例えば被テスト回路がRAMの場合の接続例を示す図であり、図において17はRA

M、18はRAMのデータ出力増子、16はスキー キンレジスタであり第6図と同等のものでもよい。 し第7図と同等のものであってもよい。その他の 符号は第8図又は第9図と同一又は相当する部分 を示す。

RAMのテストを行なう場合、RAMの全アドレスに対し、データ G 及び 1 の書込み、統出しを行なうのが遺例である。例えば全アドレスに対しデータ O 統出しを行なう、次に全アドレスに対しデータ O 統出しを行なう、次に全アドレスに対しデータ 1 を書込んだ後に全アドレスに対しデータの統出しを行なう。

第10回ではデータの銃出し部分にスキャンパスを適用した例を示している。

RAMのデータ出力端子18から提出されたデータはパラレル入力端子10からパラレルシフト動作によってスキャンパスに取込まれ、シリアルシフト動作によって1ビットづつシリアル出力端子12から続出され、試験装置によって良否の判定が行なわれる。この動作は全アドレスに対して

のデータと上記期待値データが異なる場合には上 記パラレル入力を行なう第1のラッチ回路に入力 晴子のデータをラッチさせるラッチイネーブル手 段とを備えたものである。

#### 〔作用〕

(発明の実施例)

行なわれる。

〔発明が解決しようとする問題点〕

従来のテスト補助回路は以上のように構成されているので、RAMのテスト時のように連続して0や1のデータが読出されるような場合でも、1回の読出しごとにシリアルシフト動作を行なう必要があり、データのピット数が多い場合(nが大の場合)にはテスト時間が潜大するという問題点があった。

この発明は上記のような問題点を解消するため になされたもので、0や1のデータが連続して読 出されるような被テスト団路をテストする場合、 シリアルシフト動作を被らし、テスト時間の増大 を抑え、安価な半導体装置を得る事を目的とする。 (問題点を解決するための手段)

この発明に係るテスト補助回路は、スキャンレジスタが<del>ボラレル人力を行なう第2のラッチ回路。 以外の1つも</del>期待値データの保持を行なう第1の ラッチ 画路と、パラレル入力を行なう第2のラッ チ回路と、スキャンレジスタのパラレル入力端子

以下この発明の一実施例を図について説明する。 第1図及び第2図は本発明によるスキャンレジ スタを示す速である。

第1図において19は排他的NOR(Ex. NOR)回路、20はNOR回路、21はOR回路、 22はテストクロック端子であり、その他の符号 は第6図と同一又は相当する部分を示す。

また、第2図は同様の機能をMOS回路で構成したものを示す図であり、19はEx、NOR回路、20はNOR回路、22はテストクロック協子であり、その他の符号は第7図と同一又は相当する部分を示す。

次に動作について説明する。

第1 図において、テストクロック調子 2 2 をハイレベルに固定すると、NOR 図路の出力はロゥレベルとなるのでOR 回路 2 1 はクロック端子 5 のレベルをそのままラッチ 回路 1 a のイネーブル 晴子 4 に伝える。従ってこの場合は従来の第6 図の図路と同様の動作を行なう事ができる。

彼テスト回路の読出しテスト時には、ラッチ回

路1a.1bに期待値データをセットしておき、この状態でテストクロック端子 2 2 にクロック (図の回路では負のクロック) を与える事により、パラレル入力端子 1 0 のデータが期待値データと 異なる時のみラッチ回路 1 a にパラレル入力端子 のデータがラッチされるためにラッチ回路 1 a の内容は反転する。

チされるので被テスト回路に故障があった事が記 位される。

次に第2図の回路における動作について説明する。

第2図において、テストクロック埼子22をハイレベルに固定すると、NOR回路20の出力はロウレベルとなるので、これにより制御されるNチャネルトランジスタはOFF状態になり、従来の第7図の回路と同様の動作を行なうことができる。

被テスト回路の設出しテスト時には、第1回の回路の場合と同様に、期待値データをレシオ型ラッチ回路1c,1dにセットしては負のクロッチ回路1c,1dのでは負のクロック(関では負のクロックのでは入力増子により、パラレル入力では、NOR回路1cの内容は反転する。

ただし、レシオ型ラッチは出力が反転しているためにラッチの保持している値としては、第2関のレシオ型ラッチ回路1cに関しては3つのNチャネルトランジスタが共通に接続されている側の値を用い、レシオ型ラッチ回路1dに関してはBx.NOR回路13の接続されている側の値を用いて考える必要がある。

第3図及び第4図はそれぞれ第1図及び第2図と同様のスキャンレジスタを直列に接続して構成したスキャンパスを示す図である。テストクロック端子22にクロックを与えない状態では従来の第8図及び第9図のスキャンパスと同様の動作を行なう事ができる。

また、スキャンパスに期待値データをセットしておき、テストクロックを与えれば期待値データと異なるデータがパラレル人力端子に与えられたかどうかをラッチ回路の保持するデータが反転したかどうかによって知る事ができる。

この事は、例えば被テスト回路がRAMであって、特にそのRAMのデータ出力娘子が本発明に

よるスキャンパスに接続されているような場合に 顕著な効果がある。第5 団はそのような場合を示 したものであり、2 2 はテストクロック 選子、1 6 a は本発明によるスキャンレジスタであり第1 図と同様の回路でもよいし、第2 図と同様の回路 であってもよい。その他の符号は第10 図と同一 又は相当する部分を示す。

第5回において、RAM17のテストを決めて、RAM17のテストを決めて、RAM17のテストを決める。 はののではののデータが終出されると、 では、 では、 では、 では、 では、 では、 では、 では、 では、 でいます。 でいまれば、 でいます。 でいまり、 で

にシリアルシフト動作でシリアル出力端子12からラッチ内容の銃出しを行なえばよい。つまりも17ドレス毎にRAMの出力データをシリアルシフト動作により銃出すという事が不要になる。

なお、上記実施例では、被テスト回路としてR AMを示したが、連続的に 0 や 1 のデータを出力 する回路であれば、本発明を適用した場合の効果 は大きい。

また、第2図の回路においては、Nチャネルトランジスタを用いたが、これはPチャネルトランジスタを用いても良く、更にレシオ型ラッチ回路の代わりに他の形式のラッチ回路を用いても良く、上記実施例と同様の効果を奏する。

#### (発明の効果)

以上のように、この発明によれば、テスト補助回路を構成するスキャンレジスタが期待値データを保持する機能と、上記期待値データと異なるデータが与えられたかどうかを記憶する機能を育する構成としたから、被テスト回路のテスト時に被被テスト回路の応答データの提出しに必要なシリ

出力、イネーブル端子、5、6 はクロック端子、5 a はグラレル入力クロック端子、5 b はシリアル入力クロック端子、7 はセレクタ国路、8 はモレクタ関御端子、7 はセレクタ国路子、1 0 はパラレル人力端子、1 1 はパラレル出力端子、1 1 はパチャネルトラは B は R A M のデータ 出力端子、1 7 は R A M 、1 8 は R A M のデータ 出力端子、1 9 は B x . N O R 西路、2 0 は アクロックス 日路、2 1 は O R 回路、2 2 は テストクロックス コートンレジスタ。

なお図中国一符号は同一又は相当部分を示す。


### 代理人 早 嶽 董 一

アルシフト動作の回数を減らす事ができ、テスト コストを低減し、安価な半導体装置が得られる効 集がある。

### 4. 図面の簡単な説明

1 a, 1 b はラッチ回路、1 c, 1 d はレシオ型ラッチ回路、2, 3, 4 はラッチ回路の入力。

#### 裁 1 四



1a.1b:フッチの部

10.*フッテ 回答* 2:*フッテ 回答人刀成子* 3:*フッテ 回答出力所子* 


4: ラッナの持ィネーブルボチ 5.6: 20ックは手


7 : セレクタ 回路 8 : アレクタ 側回回路 9 : ンノア・レスカ2番子 10://ラレル入の選手


11: //プレルはの選手 12: シリアル 出の選手 19: Ex. NOR *団芸* 

20: NOR*DE*\$ 21: OR*DE*\$ 22: *52\000000000000000*\$.


# 第3回









18:RAM*のデータ出力類子* 16ロ:*ステァンレジスタ* 



# 第6团



第 7 図



# 手統補正書(自発)

昭和63年 9月通

#### 特许序系文的

1. 事件の表示

**特職昭 6 2 - 1 4 6 8 2 2 号** 

2. 発明の名称

テスト補助回路

3. 福正をする者

事件との関係 特許出職人

住 所 東京都千代田区丸の内二丁目 2 番 3 号

8 称(601)三菱电极株式会社

代表者 志 蛟 守 哉

4. 代理人 郵便番号 532


住 所 大阪市淀川区含原 4 丁目 1 番 4 5 号

新大阪八千代ビル

氏名 (8181) 弁理士 早 編 五 一 電話 08-391-4/28 計庁







16: スチャンレジスタ

 相正の対象 明福雪の発明の詳細な説明の個

- 6. 補正の内容
- (L) 明細番第9頁第2行の「第1の」を「第2の」に訂正する。

以上